Кратко — по сути и с пояснениями.
Архитектурные различия
- ISA и сложность команд:
- RISC: набор простых, одноформатных, в основном фиксированной длины команд; семантика «регистp–регистp», простые адресации. Это упрощает декодирование и делает каждую команду короткой и предсказуемой.
- CISC: богатый набор сложных, часто переменной длины команд, включающих сложные адресации и микрокоманды (развёртываются в несколько микроопераций). Многие операции могут обращаться прямо к памяти и делать сложные мультитаскировые эффекты за одну инструкцию.
- Реализация:
- RISC: обычно «прямой» аппаратный исполнитель команд (микрокод минимален), простая логика декодирования.
- CISC: часто микрокод или трансляция команд в набор внутренних micro‑ops; сложный front-end (декодер, выравнивание).
- Регистры и кодовая плотность:
- RISC: больше явных регистров, чаще больше явных переносов данных, чем сложных команд; обычно хуже исходная кодовая плотность.
- CISC: компактнее в количестве инструкций для тех же алгоритмов (лучше кодовая плотность), меньше зависимость от компилятора.
- Практические последствия:
- RISC: проще компилировать под высокий ILP, легче верифицировать, часто более энергоэффективен на инструкцию.
- CISC: лучше там, где лимит памяти/памяти программ (микроконтроллеры прошлых лет), или где сложные инструкции сокращают число обращений к памяти.
Микроархитектурные оптимизации и сочетание с моделями
- Конвейеризация:
- RISC: лучше всего сочетается с длинными и регулярными конвейерами благодаря фиксированной длине инструкций и простой стадии декодирования — очень эффективно при глубине, скажем, $[5\text{–}7]$ стадий и более.
- CISC: переменная длина и сложность декодирования усложняют front‑end; используют дополнительные стадии (выравнивание, декодер → micro‑ops). Современные CISC придумывают фронтен‑буферы и µop‑кеш, чтобы скрыть эту сложность.
- Суперскалярность / OoO (суперскалярное исполнение и внеочередное выполнение):
- RISC: хорошо сочетается — простая семантика команд и большое число регистров упрощают распараллеливание и переименование регистров; легче поддержать высокую ширину декодирования и исполнять много инструкций параллельно.
- CISC: тоже выигрывает от OoO, но лимитом часто становится throughput фронтенда (сложность декодера, необходимая трансляция в micro‑ops). Современные x86 решают это с помощью широкой декодировки + µop‑кеша и micro‑op fusion.
- Предсказание ветвлений:
- Однаково критично для обеих моделей. RISC выигрывает потому, что короткие, предсказуемые инструкции уменьшают стоимость неверного предсказания; у CISC неудачное предсказание может быть дороже из‑за раздувания в micro‑ops и большей глубины конвейера (могут быть штрафы $\approx 15$–$\approx 20$ циклов в современных глубоких конвейерах).
- В обеих: используются сложные BTB/методы TAGE/GShare и ретир/агрегирование micro‑ops.
Специфические микроархитектурные элементы у CISC, компенсирующие сложности:
- µop (micro‑ops) трансляция и µop‑кеш — декодер переводит комплексную инструкцию в простые micro‑ops; µop‑кеш даёт высокий throughput без многократной декодировки.
- Microcode ROM — для редких сложных инструкций.
Где одна архитектура уступает другой (примеры классов задач)
- Где RISC уступает CISC:
- Задачи с очень жёстким ограничением на память (прошлые поколения встроенных устройств): когда кодовая плотность критична и объём флэш/ПЗУ минимален, сложные CISC‑инструкции, выполняющие за одну инструкцию много действий, дают меньшее потребление памяти и меньше обращений к памяти. Пример: очень маленькие микроконтроллеры без кеша и с ограниченным ПЗУ для прошивки (исторический пример — классические 8‑/16‑бит CISC‑MCU).
- Где CISC уступает RISC:
- Высокопроизводительные численные и векторные вычисления (HPC, ML-инференс, сигнальная обработка): там важны высокая пропускная способность, большое число регистров, энергоэффективность и простота декодирования — RISC‑процессоры (с SIMD/векторными расширениями) обычно дают лучшую производительность/Вт и легче масштабируются супарскалярно и OoO. Пример: плотные линейные алгебраические ядра (BLAS), FFT, обучение/инференс нейросетей — современные RISC‑ядра с векторными расширениями часто опережают аналогичный по тактовой частоте CISC из‑за меньших накладных расходов фронтенда и лучшей распараллеливаемости.
- Практическая ремарка: в современных реалиях граница размыта — x86 (CISC) внутри использует RISC‑похожие micro‑ops и µop‑кеш; ARM (RISC) добавляет Thumb/кодовую плотность и векторные расширения. Выбор чаще определяется экосистемой, наличием компилятора и целевой нагрузкой, а не только формальной классификацией ISA.
Краткий вывод: RISC проще для реализации глубокой, широкой и энергоэффективной микроархитектуры (плавное масштабирование конвейера, superscalar, OoO); CISC даёт преимущества там, где кодовая плотность и сложные единичные команды критичны, но современные CISC‑реализации активно заимствуют RISC‑приёмы.